• 初始 Verilog HDL

    语言简介   Verilog HDL 是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑...

    yummy 2022-03-27 15:10:29阅读:520
  • 初始FPGA

    1. FPGA是什么?FPGA(Field Programmale Gate Array),现场可编程门阵列,是一种以数字电路为主的集成芯片,属于可编程逻辑器件PLD(Programmable L...

    yummy 2022-03-27 14:50:28阅读:481
  • Linux

    Linux,全称GNU/Linux,是一套免费使用和自由传播的类Unix操作系统,是一个基于POSIX的多用户、多任务、支持多线程和多CPU的操作系统。...

    yummy 2022-03-25 21:14:47阅读:538
‹‹ 2 3 4 5 6
今日头条

SoC PWM呼吸灯实验手册

实验原理PWM,英文名Pulse Width Modulation。是一种脉宽调制信号,广泛用于LED和电机控制等场合,4.类似于方波,...

FPGA时序分析和约束实例演练一

FPGA组成三要素可编程逻辑块、片内互联线(Programmable interconnect)、输出输出块(I/O)可编程逻辑块是实现...

FPGA时序分析和约束实例演练二

FPGA时序分析和时序约束时序分析:目的是通过分析FPGA设计中哥寄存器之间的数据和时钟传输路径,来分析数据延迟和时钟延迟之间的关系。数...

FPGA时序分析和约束实例演练三

分析实验工程LED流水灯这个代码所描述的逻辑电路在Cyclone IV E在这个系列器件上能最高运行在多少频率的时钟?这个需要时序分析来...

FPGA时序分析和约束实例演练四

基于Timequest软件来查看时序报告和分析时序路径查看时序报告,报告时钟、报告时钟最大频率、查看关键路径余量 Report Top...

关注我们

扫一扫关注我们,了解最新精彩内容