• IP核调用--PLL

    IP核是什么IP(Intellectual Property)知识产权,在半导体产业将IP核定义为“用于ASIC或FPGA中预先设计好的电路功能模块”。简言之,IP核即电路功能模块。在数字电路中,...

    yummy 2022-04-19 14:39:59阅读:315
  • 时序分析与约束

    建立时间和保持时间建立时间:触发器在时钟上升沿到来之前,其数据输入端的数据必须保持不变的最小时间。 保持时间:触发器在时钟上升沿到来之后,其数据输入端的数据必须保持不变的最小时间。恢复时...

    yummy 2022-04-16 15:35:54阅读:284
  • Verilog语法

    主要特性1. 可采用 3 种不同的方式进行设计建模:行为级描述——使用过程化结构建模;数据流描述——使用连续赋值语句建模;结构化方式——使用门和模块例化语句描述。2. 两类数据类型:线网(wire...

    yummy 2022-04-14 19:28:25阅读:590
  • FPGA设计原则

    速度&面积原则面积:指一个设计消耗FPGA/CPLD的逻辑资源的数量,对于FPGA可以用消耗的FF和LUT来衡量,更一般的衡量方式可以用设计所占的等价逻辑门数。速度:指设计在芯片上稳定运行...

    yummy 2022-04-13 14:52:44阅读:290
  • FPGA基础

    FPGA是什么?FPGA(Field Programmable Gate Array) 是在PAL(可编程阵列逻辑)、GAL(通用阵列逻辑)等可编程器件的基础上进一步发展的产物。它是作为专用集成电...

    yummy 2022-04-12 16:34:37阅读:274
  • IIC、UART、SPI比较

    I2C通信协议i2c(inter-integrated Circuit 集成电路总线)总线支持设备之间的短距离通信,用于处理器和一些外围设备之间的接口,需要两根信号线来完成信息交换。I2C协议把传...

    yummy 2022-04-11 16:01:41阅读:532
  • 组合逻辑电路&时序逻辑电路

    组合逻辑电路:任意时刻的输出仅仅取决于该时刻的输入,与电路原来的状态无关。竞争与冒险:当一个逻辑门的两个输入信号同时向相反方向变化时,从变化开始达到稳定状态所需要的时间不同,称为竞争。逻辑门因输入...

    yummy 2022-04-09 15:34:30阅读:592
  • 数字电路设计——逻辑门电路

    在数字电路中,“门”就是能实现基本逻辑关系的电路,最基本的逻辑门是与门、或门、非门。逻辑门可以用电阻、电容、二极管、三极管等分立原件构成,成为分立元件门。也可以将门电路的所有器件及连接导线制作在同...

    yummy 2022-04-09 14:58:55阅读:512
  • 数字电路设设计——数制与转换

    数制与转换 数制:由低位向高位进位计数的方法,“逢几进1”即为几进制数例如:二进制逢2进1,八进制逢8进1,十进制逢10进1,十六进制逢16进1。二进制、八进制、十六进制如果转换为十进制...

    yummy 2022-04-09 13:48:14阅读:322
  • 基于I2C协议的EEPROM 驱动控制

    I2C通讯协议I2C通讯协议(Inter-Integrated Circuit)是由Philips公司开发的一种简单、双向二线制同步串行总线,只需要两根线即可在连接于总线上的器件之间传送信息。I2...

    yummy 2022-04-07 14:56:47阅读:421
今日头条

SoC PWM呼吸灯实验手册

实验原理PWM,英文名Pulse Width Modulation。是一种脉宽调制信号,广泛用于LED和电机控制等场合,4.类似于方波,...

FPGA时序分析和约束实例演练一

FPGA组成三要素可编程逻辑块、片内互联线(Programmable interconnect)、输出输出块(I/O)可编程逻辑块是实现...

FPGA时序分析和约束实例演练二

FPGA时序分析和时序约束时序分析:目的是通过分析FPGA设计中哥寄存器之间的数据和时钟传输路径,来分析数据延迟和时钟延迟之间的关系。数...

FPGA时序分析和约束实例演练三

分析实验工程LED流水灯这个代码所描述的逻辑电路在Cyclone IV E在这个系列器件上能最高运行在多少频率的时钟?这个需要时序分析来...

FPGA时序分析和约束实例演练四

基于Timequest软件来查看时序报告和分析时序路径查看时序报告,报告时钟、报告时钟最大频率、查看关键路径余量 Report Top...