Yummy

Yummy

Verilog

Verilog语法

yummy 0 1706 次浏览 Verilog

主要特性1. 可采用 3 种不同的方式进行设计建模：行为级描述——使用过程化结构建模；数据流描述——使用连续赋值语句建模；结构化方式——使用门和模块例化语句描述。2. 两类数据类型：线网（wire）数据类型与寄存器（reg）数据类型，线网表示物理元件之间的连线，寄存器表示抽象的数据存储元件。3. 能够描述层次设计，可使用模块实例化描述任何层次。4. 用户定义 …

半加器

yummy 0 1830 次浏览 Verilog

加法器是数字电路中经常用到的一种基本器件，主要用于两个数或者多个数的加和，加法器又分为半加器和全加器。半加器电路是指对两个输入数据位相加，输出一个结果位和进位。没有进位输入的加法器电路，是实现两个一位二进制数加法运算电路。全加器是在半加器基础上的升级版，除了加数和被加数之外还要加上上一位传来的进位信号。实验使用两个key作为加数和被加数，LED1作为结果位， …

译码器

yummy 0 2023 次浏览 Verilog

译码是编码的逆过程，在编码时，每一种二进制代码都赋予了特定含义，即都表示了一个确定的信号或者对象。把代码状态的特定含义翻译出来的过程叫做译码，实现译码操作的电路称为译码器。或者说，译码器是可以将输入二进制代码的状态翻译成输出信号，以表示其原来含义的电路。译码器是一类多输入多输出组合逻辑电路器件，其可以分为：变量译码和显示译码两类。实验目标：实现38译码器，按 …

组合逻辑—多路选择器

yummy 0 1300 次浏览 Verilog

组合逻辑组合逻辑是Verilog HDL设计中的一个重要组成部分。从电路的本质上来讲，组合逻辑电路的特点是输出信号只是当前时刻输入信号的函数，与其他时刻的输入状态无关，无存储电路，也没有反馈电路。多路选择器多路选择器是数据选择器的别称，在多路数据传送过程中，能够根据需要将其中任意一路选出来的电路，叫做数据选择器，也称为多路选择器或多路开关。原理框图波形图代码 …

点亮LED灯

yummy 0 1353 次浏览 Verilog

我们用按键控制LED灯，先了解一下按键和LED灯的原理图如图所示，按键按下没有按下，为高电平，按键按下为低电平。输入高电平LED不能点亮，输入低电平LED点亮。接下来写入代码部分 Filename﹕ led.v Author﹕YMY Description﹕点亮LED灯模块 Calledby﹕ RevisionHistory﹕22-03-31 Revisio …

Verilog的结构

yummy 0 1415 次浏览 Verilog

     Verilog被广泛用于芯片设计，那么要设计一个大规模的芯片，需要将芯片划分为不同的块（block）、子块（sub_block），乃至更小的模块（module）。模块为最低层次的电路单元，每个模块都具有一些输入和输出端口。一个模块通过输入输出端口不断接收到数值并通过输出端口输出其产生信号。    我 …

初始 Verilog HDL

yummy 0 1515 次浏览 Verilog

语言简介   Verilog HDL 是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。Verilog HDL 优点  语法自由、易学易用，适合算法级、门级设计、代码简洁、发展较快。Verilog HDL 语法  1. 逻辑值 …

  • 1