分频器是时序电路的基本器件，它的功能是对系统时钟或其他时钟进行分频产生所需要的时钟信号。分频有两种方式：一是通过HDL语言建模产生所需要的时钟信号，二是利用开发工具的PLL进行分频。前者分频灵活，需编写代码实现；后者使用场景受限，因为有的低端FPGA没有PLL，但PLL的分频效果更好，而且在进行小数分频时也比较容易实现。偶分频器若要实现二分频，则只需要在原时 …
FPGA
mnl_avalon_spec-683091-667068 (1).pdfAvalon简介Avalon总线是一种协议较为简单的片内总线，Nios系统的所有外设都是通过Avalon总线与Nios CPU相接的，Nios通过Avalon总线与外界进行数据交换。接口有Slave和Master。slave是一个从控接口，而master是一个主控接口。主要特点所有外设 …
ROM是只读存储器（Read Only Memory）的简称，是一种只能读出事先所存数据的固态半导体存储器。其特性是一旦存储资料就无法再将之改变或删除，且资料不会因为电源关闭而消失。 …
IP核是什么IP（Intellectual Property）知识产权，在半导体产业将IP核定义为“用于ASIC或FPGA中预先设计好的电路功能模块”。简言之，IP核即电路功能模块。在数字电路中，将常用的且比较复杂的功能模块设计成参数可修改的模块，让其他用户可以直接调用这些模块。IP核的存在形式分类依据：产品交付方式HDL语言形式--软核硬件描述语言：可进行 …
建立时间和保持时间建立时间：触发器在时钟上升沿到来之前，其数据输入端的数据必须保持不变的最小时间。 保持时间：触发器在时钟上升沿到来之后，其数据输入端的数据必须保持不变的最小时间。恢复时间和移除时间异步复位信号释放（对低电平有效的复位来说就是上跳沿）与紧跟其后的第一个时钟有效沿之间，有一个必须间隔的最小时间称为Trecovery（recovery …
速度&面积原则面积：指一个设计消耗FPGACPLD的逻辑资源的数量，对于FPGA可以用消耗的FF和LUT来衡量，更一般的衡量方式可以用设计所占的等价逻辑门数。速度：指设计在芯片上稳定运行，所能达到的最高频率。这个频率由设计的时序状况来决定，和设计满足的时钟要求。面积和速度是一对对立统一的矛盾体，面积和速度的地位是不一样的。相比之下，满足时序、工作频率 …
FPGA是什么？FPGA(Field Programmable Gate Array) 是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的不足。FPGA的优势？灵活性可重编程、可定制；易于维护，方 …
I2C通信协议i2c（inter-integrated Circuit 集成电路总线）总线支持设备之间的短距离通信，用于处理器和一些外围设备之间的接口，需要两根信号线来完成信息交换。I2C协议把传输的消息分为两种类型的帧。地址帧：用于master指明消息发往哪个slave；数据帧：用于master发送数据到slave或者接收slave的数据；一次读写单位为8 …
I2C通讯协议I2C通讯协议（Inter-Integrated Circuit）是由Philips公司开发的一种简单、双向二线制同步串行总线，只需要两根线即可在连接于总线上的器件之间传送信息。I2C通讯协议和通信接口在很多工程中有广泛的应用，如数据采集领域的串行AD，图像处理领域的摄像头配置，工业控制领域的X射线管配置等等。除之之外，由于I2C占用引脚特别少 …
基于Timequest软件来查看时序报告和分析时序路径查看时序报告，报告时钟、报告时钟最大频率、查看关键路径余量 Report Top Failing PathsSlack 建立时间余量From Node 起点、源寄存器To Node 终点，目的寄存器Launch Clock 源寄存器发射数据的时钟Latch Clock 目的寄存器接收数据的时钟Relati …