速度&面积原则面积：指一个设计消耗FPGACPLD的逻辑资源的数量，对于FPGA可以用消耗的FF和LUT来衡量，更一般的衡量方式可以用设计所占的等价逻辑门数。速度：指设计在芯片上稳定运行，所能达到的最高频率。这个频率由设计的时序状况来决定，和设计满足的时钟要求。面积和速度是一对对立统一的矛盾体，面积和速度的地位是不一样的。相比之下，满足时序、工作频率 …
最新内容
FPGA是什么？FPGA(Field Programmable Gate Array) 是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的不足。FPGA的优势？灵活性可重编程、可定制；易于维护，方 …
I2C通信协议i2c（inter-integrated Circuit 集成电路总线）总线支持设备之间的短距离通信，用于处理器和一些外围设备之间的接口，需要两根信号线来完成信息交换。I2C协议把传输的消息分为两种类型的帧。地址帧：用于master指明消息发往哪个slave；数据帧：用于master发送数据到slave或者接收slave的数据；一次读写单位为8 …
组合逻辑电路：任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。竞争与冒险：当一个逻辑门的两个输入信号同时向相反方向变化时，从变化开始达到稳定状态所需要的时间不同，称为竞争。逻辑门因输入端的竞争而导致输出产生不应有的尖峰干扰脉冲的现象，称为冒险。竞争与冒险的消除方法：加封锁脉冲。在输入信号产生竞争与冒险的时间内，引入一个脉冲将可能产生尖峰干扰脉冲的 …
在数字电路中，“门”就是能实现基本逻辑关系的电路，最基本的逻辑门是与门、或门、非门。逻辑门可以用电阻、电容、二极管、三极管等分立原件构成，成为分立元件门。也可以将门电路的所有器件及连接导线制作在同一块半导体基片上，构成集成逻辑门电路。数字电路或数字集成电路是由许多的逻辑门组成的复杂电路，主要进行数字信号的处理（01），抗干扰能力较强。数字集成电路有各种门电路 …
数制与转换 数制：由低位向高位进位计数的方法，“逢几进1”即为几进制数例如：二进制逢2进1，八进制逢8进1，十进制逢10进1，十六进制逢16进1。二进制、八进制、十六进制如果转换为十进制按权展开例如 （1101）= （1*2^3+1*2^2+0*2^1+1*2^0）= 13十进制如何转换为二进制、八进制、十六进制小数与整数部分需要分别转换，整数部分 …
I2C通讯协议I2C通讯协议（Inter-Integrated Circuit）是由Philips公司开发的一种简单、双向二线制同步串行总线，只需要两根线即可在连接于总线上的器件之间传送信息。I2C通讯协议和通信接口在很多工程中有广泛的应用，如数据采集领域的串行AD，图像处理领域的摄像头配置，工业控制领域的X射线管配置等等。除之之外，由于I2C占用引脚特别少 …
基于Timequest软件来查看时序报告和分析时序路径查看时序报告，报告时钟、报告时钟最大频率、查看关键路径余量 Report Top Failing PathsSlack 建立时间余量From Node 起点、源寄存器To Node 终点，目的寄存器Launch Clock 源寄存器发射数据的时钟Latch Clock 目的寄存器接收数据的时钟Relati …
分析实验工程LED流水灯这个代码所描述的逻辑电路在Cyclone IV E在这个系列器件上能最高运行在多少频率的时钟？这个需要时序分析来解决，通过TimeQuest进行分析时序分析一定是基于某个逻辑设计在该特定器件上经过布局布线之后的网表（该网表包含了设计中每一个逻辑具体在该器件的什么资源上实现，而且还包括该资源在器件内的具体位置，还包括信号从每个节点传输到 …
FPGA时序分析和时序约束时序分析：目的是通过分析FPGA设计中哥寄存器之间的数据和时钟传输路径，来分析数据延迟和时钟延迟之间的关系。数据和时钟传输路径是由EDA软件，通过针对特定器件布局布线得到的时序约束告知EDA软件，该设计需要达到怎样的时序指标，然后EDA软件会根据时序约束的各个参数，尽力优化布局布线，以达到该约束的指标。协助EDA软件分析设计的时序路 …