Yummy

#include<stdio.h>#define IN_SIZE 4#define OUT_SIZE 2******************单次池化，最大池化 ********************************************int pool_max(float&n …

#include<stdio.h>*输入图像5*5   1 1 1 0 0   0 1 1 1 0   0 0 1 1 1 &n …

卷积神经网络（CNN）是一类包含卷积计算且具有深度结构的前馈神经网络，是深度学习的代表算法之一。应用非常广泛，在计算机视觉中，图像识别方面：在大规模图像分类问题中，卷积神经网络可用于构建阶层分类器、也可以在精细分类识别中用于提取图像的判别特征以供其它分类器进行学习。物体识别方面：常用的YOLO算法，将物体识别定义为对图像中分割框内各目标出现概率的回归问题，并 …

首先手写体输入为28*28的图片，所以输入为784个x输出为识别0-9的数字概率，所以有10个输出输入只能是-1~1的小数，主要是防止计算溢出#include "stdio.h"#include "input_0.h"#include "input_1.h"  …

全连接神经网络模型是一种多层感知机（MLP），感知机的原理是寻找类别间最合理、最具有鲁棒性的超平面。全连接网络是一种前馈网络，由输入层、输出层和若干个隐层组成。下面我们通过示意图更清楚的了解全连接神经网络。正如我们所看到的，第一层为输入层，这层所做的事情就是输入。中间的是隐藏层，这层我们需要计算出输入到中间层每个节点的组合信号。隐藏层的每个节点都与输入层的每 …

     Verilog被广泛用于芯片设计，那么要设计一个大规模的芯片，需要将芯片划分为不同的块（block）、子块（sub_block），乃至更小的模块（module）。模块为最低层次的电路单元，每个模块都具有一些输入和输出端口。一个模块通过输入输出端口不断接收到数值并通过输出端口输出其产生信号。    我 …

语言简介   Verilog HDL 是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。Verilog HDL 优点  语法自由、易学易用，适合算法级、门级设计、代码简洁、发展较快。Verilog HDL 语法  1. 逻辑值 …

1. FPGA是什么？FPGA（Field Programmale Gate Array），现场可编程门阵列，是一种以数字电路为主的集成芯片，属于可编程逻辑器件PLD（Programmable Logic Device）的一种。2. FPGA的技术优势速度快、效率高、低延时、可重构、开发灵活、方便、接口丰富3. FPGA的应用方向通信领域、汽车驾驶、视频图像 …

Linux，全称GNULinux，是一套免费使用和自由传播的类Unix操作系统，是一个基于POSIX的多用户、多任务、支持多线程和多CPU的操作系统。 …