FPGA时序分析和约束实例演练二

yummy 阅读:647 2022-04-04 21:35:42 评论:0

FPGA时序分析和时序约束

时序分析:目的是通过分析FPGA设计中哥寄存器之间的数据和时钟传输路径,来分析数据延迟和时钟延迟之间的关系。

数据和时钟传输路径是由EDA软件,通过针对特定器件布局布线得到的

时序约束

  1. 告知EDA软件,该设计需要达到怎样的时序指标,然后EDA软件会根据时序约束的各个参数,尽力优化布局布线,以达到该约束的指标。

  2. 协助EDA软件分析设计的时序路径,以产生相应的时序报告

时序分析的基本模型

image.png

image.png

Tco(数据输出时间):时钟上升沿到达D触发器 到 数据输出Q端的延迟

Tsu(数据建立时间):D触发器D端口的数据必须比时钟上升沿提前Nns到达D触发器的端口

Tdata:从触发器Q出发到达目的寄存器D端口

时钟树

尽量减小clk到达各个寄存器的时间差距

image.png

(SKew)时钟偏斜:时钟从端口出发,到达源寄存器和目的寄存器的时间差值

image.png


image.png

时序分析基本公式

Tclk1+Tco+Tdata<=Tclk+Tclk-Tsu

Slack=Tclk+Tskew-Tsu-Tco-Tdata

Slack(建立时间余量)>0,目的寄存器能够正确接收源寄存器发射过来的数据

DFF=D触发器=寄存器

Tclk1:时钟信号从时钟源端口出发,到达源寄存器时钟端口的时间

Tco:时钟上升沿到达寄存器时钟端 到 数据输出到寄存器Q端的时间

Tdata:数据从源寄存器Q出发到达目的寄存器D端口的时间

Tclk:时钟周期

Tclk2:时钟信号从时钟源端口出发,到达目的寄存器时钟端口的时间

Tsu:寄存器要求的其数据端口的值必须提前于时钟上升沿达到其时钟端口的时间值

Tskew:时钟从源端口出发,到达目的寄存器和源寄存器时钟端口的时间差值(Tclk2-Tclk1)

Tclk1+Tco+Tdata:数据到达时间(TimeQuest)

Tclk+Tclk2-Tsu:数据需求时间

Slack:数据需求时间和数据到达时间的差值;如果为正值,目的寄存器能够正确接收源寄存器发射过来的数据;如果为负值,目的寄存器不能够正确接收源寄存器发射过来的数据。

本文 zblog模板 原创,转载保留链接!网址:http://www.xn--zqqs03dbu6a.cn/?id=23

可以去百度分享获取分享代码输入这里。
声明

1.本站遵循行业规范,任何转载的稿件都会明确标注作者和来源;2.本站的原创文章,请转载时务必注明文章作者和来源,不尊重原创的行为我们将追究责任;3.作者投稿可能会经我们编辑修改或补充。