2022年5月 - 萌鱼丫

一、实验目的调用ZYNQ处理器核GPIO输入输出模块，在SDK下，基于RTOS多任务操作系统开发软件代码。二、ZYNQ工程建立三、新建bd以及ZYNQ处理器IP调用1.新建bd文件2. 配置ZYN...

yummy 2022-05-05 09:17:46阅读：1129

一、实验目的调用原语输出单端信号转差分信号逻辑输出。差分信号输出逻辑为：输入一个信号，输出互为相反的两个信号。二、ZYNQ工程建立三、新建bd以及ZYNQ处理器IP调用新建bd文件添加IP模块双击...

yummy 2022-05-04 16:57:22阅读：1142

一、实验目的调用ZYNQ处理器，导出硬件到SDK 进行软件开发，使用GPIO输入的中断机制进行按键读取。二、ZYNQ工程建立三、新建bd以及ZYNQ处理器IP调用1. 打开IP Catalog，...

yummy 2022-05-03 16:40:24阅读：910

一、实验目的新建一个FPGA工程，调用ZYNQ处理器，然后导出硬件到SDK开发，然后使用软件驱动GPIO的输入输出。二、ZYNQ工程建立三、新建bd以及ZYNQ处理器IP调用1.打开IP Cata...

yummy 2022-05-03 14:40:46阅读：918

一、实验目的新建FPGA开发工程，然后调用原语输出单端信号转差分信号逻辑输出。差分信号输出逻辑为：输入一个信号，输出互为相反的两个信号。二、ZYNQ工程建立三、新建bd以及ZYNQ处理器IP调用新...

yummy 2022-05-03 13:15:22阅读：959

一、实验目的使用全双工串口通过时钟分频，产生串口波特率时钟，然后通过起始、结束比特位控制一个字节数据的收发。二、Vivado工程新建三、串口时序简介通信原理：通过一根总线发送到接收端通信过程：空闲...

yummy 2022-05-02 12:59:11阅读：1120

一、实验目的调用锁相环ip通过输入的50M时钟产生100M甚至更高的时钟源。在学会在Vivado下调用IP核。实现效果：锁相环时钟输出，最后驱动水流灯模块。二、ZYNQ工程的建立1. 击...

yummy 2022-05-01 23:09:17阅读：730

一、实验目的：实现对设计生成的bit流，固化到FPGA启动配置的FLASH内。固化后，上电即可自动配置bit文件，掉电不丢失。二、ZYNQ工程建立三、固化前准备工作—ZYNQ处理器调用ZYNQ芯片...

yummy 2022-05-01 10:32:04阅读：803