初始 Verilog HDL

yummy 阅读:678 2022-03-27 15:10:29 评论:0

语言简介

   Verilog HDL 是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。

Verilog HDL 优点

  语法自由、易学易用,适合算法级、门级设计、代码简洁、发展较快。

Verilog HDL 语法

  1. 逻辑值

  0:逻辑低电平,条件为假;1:逻辑高电平,条件为真;z:高阻态,无驱动;x:未知逻辑电平。

  2. 数据类型

  线网(wire)

wire类型表示硬件单元之间的物理连线,由其连接的器件输出端连续驱动。如果没有驱动元件连接到wire型变量,缺省值一般“Z”。

 寄存器(reg)

reg用来表示存储单元,它会保持数据原有的值,直到被改写。

 整数(integer)

使用integer类型声明时,不用指明位宽。变量为有符号数,而reg型变量为无符号数。

  参数

参数用来表示常量,用关键字parameter声明,只能赋值一次。



本文 zblog模板 原创,转载保留链接!网址:http://www.xn--zqqs03dbu6a.cn/?id=5

可以去百度分享获取分享代码输入这里。
声明

1.本站遵循行业规范,任何转载的稿件都会明确标注作者和来源;2.本站的原创文章,请转载时务必注明文章作者和来源,不尊重原创的行为我们将追究责任;3.作者投稿可能会经我们编辑修改或补充。