萌鱼丫 - 第6页 - 余梦雅的博客

Verilog

组合逻辑—多路选择器

组合逻辑组合逻辑是Verilog HDL设计中的一个重要组成部分。从电路的本质上来讲，组合逻辑电路的特点是输出信号只是当前时刻输入信号的函数，与其他时刻的输入状态无关，无存储电路，也没有反馈电路。...

yummy 2022-03-31 20:03:16阅读：905
Verilog

点亮LED灯

我们用按键控制LED灯，先了解一下按键和LED灯的原理图如图所示，按键按下没有按下，为高电平，按键按下为低电平。输入高电平LED不能点亮，输入低电平LED点亮。接下来写入代码部分// Filena...

yummy 2022-03-31 12:12:36阅读：951
神经网络

padding全零填充

#include<stdio.h> #define P_IN_SIZE 4 #define P_OUT_SIZE 6 /*******...

yummy 2022-03-30 22:14:28阅读：441
神经网络

单通道池化

#include<stdio.h> #define IN_SIZE 4 #define OUT_SIZE 2 /*********...

yummy 2022-03-30 22:13:38阅读：594
神经网络

单核通道单卷积

#include<stdio.h> /*输入图像5*5 1 1 1 0 0 ...

yummy 2022-03-30 22:12:28阅读：483
神经网络

卷积神经网络

卷积神经网络（CNN）是一类包含卷积计算且具有深度结构的前馈神经网络，是深度学习的代表算法之一。应用非常广泛，在计算机视觉中，图像识别方面：在大规模图像分类问题中，卷积神经网络可用于构建阶层分类器...

yummy 2022-03-30 20:35:42阅读：657
神经网络

全连接神经网络C语言实现

首先手写体输入为28*28的图片，所以输入为784个x输出为识别0-9的数字概率，所以有10个输出输入只能是-1~1的小数，主要是防止计算溢出#include "stdio.h...

yummy 2022-03-29 22:05:12阅读：660
神经网络

全连接神经网络

全连接神经网络模型是一种多层感知机（MLP），感知机的原理是寻找类别间最合理、最具有鲁棒性的超平面。全连接网络是一种前馈网络，由输入层、输出层和若干个隐层组成。下面我们通过示意图更清楚的了解全连接...

yummy 2022-03-29 20:40:53阅读：434
Verilog

Verilog的结构

Verilog被广泛用于芯片设计，那么要设计一个大规模的芯片，需要将芯片划分为不同的块（block）、子块（sub_block），乃至更小的模块（modul...

yummy 2022-03-27 16:56:36阅读：973
Verilog

初始 Verilog HDL

语言简介 Verilog HDL 是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑...

yummy 2022-03-27 15:10:29阅读：1064